

辽宁大学 2015-2016 学年第一学期期末考试

数字逻辑 试卷

试卷说明：本试卷适用于信息学院 14 级软件工程专业学生
考试时间 120 分钟，试卷满分 100。

题号	一	二	三	四	五	六	七	八	九	十	总分	
题分	30	20	10	20	20						核分人	
得分											复查人	

得分	评卷人	复查人

一.选择题（共30分每小题3分）


- 1、标准与或式是由 B 构成的表达式。
A、与项相或 B、最小项相或 C、最大项相与 D、或项相与
- 2、逻辑表达式 $(A+B) \bullet (A+C) =$ B。
A、AB+AC B、A+BC C、B+AC D、C+AB
- 3、在下列逻辑电路中，不是组合逻辑电路的有 D。
A、译码器 B、编码器 C、全加器 D、寄存器
- 4、设 $F = \overline{AB} + \overline{CD}$ ，则它的反函数是 C。
A、 $\overline{F} = \overline{A} + B \bullet \overline{C} + D$ B、 $\overline{F} = (A + \overline{B}) \bullet (C + \overline{D})$
C、 $\overline{F} = (\overline{A} + B)(\overline{C} + D)$ D、 $\overline{F} = \overline{AB} \bullet \overline{CD}$
- 5、构造一个模6同步计数器，需要 A 触发器。
A、 3个 B、 4个 C、 5个 D、 10个
- 6、以下哪一条不是消除竞争冒险的措施 B。
A、接入滤波电路 B、利用触发器 C、加入选通脉冲 D、修改逻辑设计
- 7、根据状态等效对 AB，CD 和 BD，可构成最大等效类 C。
A、ABD B、ABC C、ABCD D、BCD
- 8、同步时序电路设计中，状态编码采用相邻编码法的目的是 D。
A、减少电路中的触发器 B、提高电路速度 C、提高电路可靠性D、减少电路中的逻辑门
- 9、74LS153 芯片是 D。
A、译码器 B、寄存器 C、计数器 D、数据选择器

- 10、一片四位二进制译码器，它的输出函数有 D。
A、1 个 B、8 个 C、10 个 D、16 个

得分	评卷人	复查人

二.计算题（共20分 每小题5分）

- 1、证明公式 $\overline{AB} + \overline{BC} + \overline{CA} = \overline{AB} + \overline{BC} + \overline{CA}$
 $\overline{AB} + \overline{BC} + \overline{CA} = \overline{AB} + \overline{BC} + \overline{AC} + \overline{CA} + \overline{AB} + \overline{BC} = \overline{AB} + \overline{BC} + \overline{CA}$
- 2、将 $Y(A, B, C, D) = \sum(0, 2, 3, 5, 7, 8, 10, 11) + \sum d(12, 14, 15)$ 化成最简与非与非式




$$Y(A, B, C, D) = \overline{BD} + \overline{CD} + \overline{ABD}$$
$$= \overline{\overline{BD} + \overline{CD} + \overline{ABD}} = \overline{\overline{BD} \bullet \overline{CD} \bullet \overline{ABD}}$$

- 3、判断下列函数是否存在冒险，并消除可能出现的冒险

$$F = \overline{ACD} + \overline{ABC} + \overline{ACD} + \overline{ABC}$$

卡诺图有相切，所以有冒险现象存在，需要加冗余项 BD

- 4、写出下图所示逻辑电路的功能。



模 147 计数器，计数状态从 00000000->10010010

学院_____

专业_____

_____级_____班 装

姓名_____


学号_____

得分	评卷人	复查人

三. 化简原始状态表, 若实现该电路, 需要几个触发器? (共10分)

y	Y/Z			
	x ₂ x ₁ =00	x ₂ x ₁ =01	x ₂ x ₁ =11	x ₂ x ₁ =10
1	3/0	3/d	4/d	3/d
2	4/1	3/0	d/d	1/d
3	1/d	1/1	d/d	d/d
4	2/d	d/d	3/d	5/d
5	2/d	5/d	3/d	4/d

2	×			
3	✓	×		
4	2,3 3,4 3,5	1,5	1,2	
5	2,3 3,4 3,5	1,4 2,4 3,5	1,2 1,5	✓



(4分)

得到 (1, 3) (4, 5)

选择 (1, 3) (4, 5) (2) 满足闭合性检查

设 (1, 3) A (2) B (4, 5) C

得最简状态表

(4分)


y	Y/Z			
	x ₂ x ₁ =00	x ₂ x ₁ =01	x ₂ x ₁ =11	x ₂ x ₁ =10
A	A/0	A/1	C/d	A/d
B	C/1	A/0	d/d	A/d
C	B/d	C/d	A/d	C/d

需要2个触发器来实现此电路。(2分)

得分	评卷人	复查人

四. 分析题 (共20分 每小题10分)

1、分析下图组合逻辑电路, 并改为用最少的逻辑门电路来表示。




$$(1) Y = \overline{AB} \bullet \overline{AB}$$

$$(2) Y = \overline{AB} \bullet \overline{AB} = (\overline{A} + \overline{B}) \bullet (\overline{A} + \overline{B}) = \overline{AB} + \overline{AB} = A \oplus B \quad (4分)$$


(3)真值表 (4分)

A	B	F
0	0	0
0	1	1
1	0	1
1	1	0

(4) 等效电路 (2分)



2、分析如图所示时序电路, 要求: (1) 写出电路的激励方程; (2) 状态方程; (3) 输出方程; (4) 画出电路的状态转换图。



(1) 根据逻辑图写出激励方程和输出方程

$$J_1 = K_1 = 1$$

$$J_2 = K_2 = Y_1 \oplus X$$


$$Z = X \overline{Y_2} \overline{Y_1} + \overline{X} Y_2 Y_1 \quad (2分)$$

(2) 计算状态方程

$$Y_1^{n+1} = \overline{Y_1^n}$$

$$Y_2^{n+1} = Y_1^n \oplus Y_2^n \oplus X \quad (4分)$$

(3) 状态表、状态图



(4分)

X \ Y ₂ Y ₁	0	1
00	01/0	11/1
01	10/0	00/0
10	11/0	01/0
11	00/1	10/0

得分	评卷人	复查人

四. 设计题（共20分，每题10分）

1、举重比赛有三个裁判，一个是主裁判 A，两个是副裁判 B 和 C。杠铃完全举起的裁决由每个裁判按一下自己面前的按钮来决定。只有两个以上裁判（其中必须有主裁判）判明成功时，表示成功的灯才亮。

- (1) 用与非门设计实现此功能的逻辑电路。
- (2) 用 74LS138 设计实现此功能的逻辑电路。

(1)真值表 (2) 写出函数表达式

ABC F

0

001 0

010 0

011 0

100 0

101 1

110 1

111 1


(2 分)

(5)用 74138 实现



$$F = \sum m(5,6,7) = \overline{\overline{m5}} \bullet \overline{\overline{m6}} \bullet \overline{\overline{m7}}$$

(4 分)

(4) 用与非门实现



(4 分)



y2y1	10			
	Y2Y1/Z			
	x2x1=00	01	10	11
00	01	10	01	11
01	10	00	10	00
10	00	01	11	01
11	xx	xx	00	10

(2)化简, 已经是最简状态表

(3)编码，已经是二进制状态表

(4)需要 2 个 D 触发器实现

$$D2 = \overline{x_1 y_2 y_1} + \overline{x_1 y_2 y_1} + \overline{x_1 y_2 y_1} + \overline{x_2 x_1 y_2 y_1}$$

$$D1 = x2\overline{y1} + \overline{x1}y2\overline{y1} + x1y2\overline{y1}$$

(5) 设 $p_1 = \overline{x_1 y_2 y_1}$, $p_2 = \overline{x_1 y_2 y_1}$, $p_3 = x_1 y_2 y_1$, $p_4 = x_2 \overline{x_1 y_2 y_1}$

$$p_5 = x_2 \overline{y_1}, \quad p_6 = \overline{x_1} \overline{y_2} \overline{y_1}, \quad p_7 = x_1 y_2 \overline{y_1}$$

